PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-057294

(43) Date of publication of application: 25.02.1992

(51)Int.CI.

G11C 16/04 H01L 27/115 H01L 29/788 H01L 29/792

(21)Application number: 02-164849

(71)Applicant: RICOH CO LTD

(22)Date of filing:


22.06.1990

(72)Inventor: OKUBO HIDE

(54) PROGRAMMABLE NON-VOLATILE SEMICONDUCTOR MEMORY

(57) Abstract:

PURPOSE: To realize a multilevel memory by reading a memory cell when the memory cell is programmed, comparing the data with an input data and continu ing a programming operation until the write state of the memory cell is matched with the input data. CONSTITUTION: When a program control signal is made L, a program pulse Φ pgm is outputted from a pulse generating circuit 38. With this program pulse Φ pgm, a program pulse Φp is outputted from an AND circuit 40. According to the level of the pulse Φp , a power supply voltage Vpp and a power supply voltage Vcc are alternately outputted from a switching circuit 20. The Vpp is impressed to a Y gate 24 of a word line 160 to be designated by an address to be impressed from the outside. According to the input data impressed from the outside, an inverter 30 supplies a high voltage approximate to the Vpp or a GND potential through a NOR circuit 37 and a NAND circuit 36 to a bit line 22. Then, the input data is written.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

BEST AVAILABLE COPY

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

① 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-57294

®Int.Cl. 5

識別記号

庁内整理番号

码公開 平成 4年(1992) 2月25日

G 11 C 16/04 H 01 L 27/115 29/788 29/792

9191-5L G 11 C 17/00 3 0 8 8831-4M H 01 L 27/10 4 3 4 7514-4M 29/78 3 7 1

審査請求 未請求 請求項の数 2 (全9頁)

図発明の名称 プログラム可能な不揮発性半導体メモリ装置

②特 願 平2-164849

②出 願 平2(1990)6月22日

⑩発 明 者 大 久 保 秀 東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑩出 顋 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

四代 理 人 弁理士 野口 繁雄

明細書

1. 発明の名称

プログラム可能な不揮発性半導体メモリ装置

2. 特許請求の範囲

(2) 特定のデータ入力値のときにはプログラム 回路によるプログラム動作を禁止させる回路をさ らに備えた請求項1に記載の半導体メモリ装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明はEPROMやEEPROM(電気的消去費込み可能ROM)などの電気的にプログラム可能なROM(リードオンリーメモリ)素子を備えた半導体メモリ装置に関するものである。

(従来の技術)

半導体メモリ装置では、EPROMなどのメモリ素子の集積度を向上させるためにメモリ素子の 徴細化が進められている。しかし、素子を微細化 するにも製造上の問題などがあり、微細化には限 界がある。

(発明が解決しようとする課題)

電気的にプログラム可能なROMでは、メモリセルに3値以上を書き込む有効な制御手段がなく、今まで実現されていない。

本発明はプログラム可能なROMにおいて、多

値プログラム方式を実現し、プログラム可能な高 築積度メモリ装置を提供することを目的とするも のである。

(課題を解決するための手段)

第1回に本発明を示す。

2はEPROMやEEPROMなどの電気的にに プログラム可能な不揮発性半導体メモルたる値は えたセルアレイ、4は外部のでのでは、1000円のでは、4は外部のデータラックであるデータラックであるが、1000円ののでは、100円のでは、10

本発明の好ましい態様においては、特定のデー

ように、選択されたメモリセルへの書込みデータ が入力データに一致するまで書込みが統行される。

入力データは3値以上の多値状態をとり、どの 状態のデータであってもセルアレイ2のメモリセ ルにはその入力データの書き込みがなされる。

入力データが全て"1"のような特定のデータでは、プログラムを行なう必要がないので、プログラム禁止回答があればプログラム時間が短縮される。

(実施例)

第2回は本発明をEPROMメモリ装置に適用 した実施例を表わしている。

ここで、N値メモリを考え、データビット幅をmとし、n = log:Nとすると、セルアレイはm/n個のブロックに分割され、これらのブロックを同時に動作させることができる。破線で囲まれた各ブロックは同じ構成をしているので1個のブロックについて詳細に説明する。

 タ入力値のときにはプログラム回路 8 によるプログラム動作を禁止させる回路がさらに備えられる。 (作用)

セルアレイ2のメモリセルにデータをプログラ ムする場合、アドレスが入力されてセルアレイ2 のプログラムしようとするメモリセルが選択され、 データラッチ回路4にはそのメモリセルにプログ ラムしようとするデータが一時保持される。 デー タラッチ回路 4 に保持された入力データがプログ ラム制御回路12によりプログラム回路8を通じ てセルアレイ2の選択されたメモリセルに書き込 まれる。続いてそのメモリセルの各込みデータが センスアンプ6により読み出され、読み出された データとデータラッチ回路4に保持されている入 カデータとが比較回路10で比較され、その比較 の結果、書き込まれたデータが入力データに一致 していなければプログラム制御回路12によりプ ログラム回路8を通じてさらにそのメモリセルへ の音を込みが続けられ、その後再び書き込まれた データと入力データとの比較が行なわれる。この

うために各ブロックで1個のメモリセル14が列選択アドレス信号と行選択アドレス信号により選択フドレス信号により選択される。メモリセル14を選択するために、そのワードライン(コントロールゲート)16にはインバータ18を経てVcc/Vpp切替え回路なった24が接続され、Yゲート24のゲーカ第1年を発行したよりオン・オフ動作をないた。メゲート24が接続され、Yゲート24のゲーカの電圧AVが印加される。

ビットライン 2 2 にはさらにMOSトランジスタ 2 8 及びインパータ 3 0 を経て V cc / V pp切替え回路 2 0 から配圧 A V が印加される。MOSトランジスタ 2 8 はメモリセル 1 4 への書込みの際にはオンとなり、読出しの際にはオフとなるように、NAND回路 3 4 の出力によりオン・オフ助作を行なうインパータ 3 2 を経て MOSトランジスタ 2 8 のゲート電極には V cc / V pp切替え回路

20からの電圧AVが印加される.

インバータ30はメモリセル14への書込みデータがある間はオンとなるように、NAND回路36にはAND回路36にはAND回路40からのプログラムパルスΦρとNOR回路37の出力が入力される。NOR回路37にはnピットのデータが入力され、そのnビットがすべて"1"であってプログラムを行なうであってプログラムを行なうであってプログラムを行なってレベルとなってインバータ30をオフとし、プログラム動作を禁止する。

データラッチ回路4には入力データDが保持され、各プロックにnビットずつのデータを供給する。

3 8 はプログラムパルス発生回路であり、プログラム制御信号が入力されるとプログラムパルス Φ pg m が発生し、プログラムパルス Φ pg m は各プロックのAND回路 4 0 とNAND回路 3 4 に入力される。AND回路 4 0 の他方の入力に比較回路 1 0 の出力信号 MATCH (書込みが終了するまでハ

第2回中のインバータ18,26,32,30 の一例を第3回に示す。このインバータはCMO S構成をとっており、電源電圧としてVcc/Vpp 切替え回路20の出力AVが与えられる。

次に、本実施例の動作を第2図と第5図を参照 して説明する。 イレベル)が入力される。 A N D 回路 4 O の出力 であるプログラムバルスの p は書込みを統行する 間出力されるものであり、 V cc / V pp 切替え回路 2 O. N A N D 回路 3 6 , 3 4 . センスアンプ 6 及び比較回路 1 O にそれぞれ供給される。

センスアンプ 6 は後述の第 7 図で一例が示され、 るような構成をとるものであり、 3 値以上の記憶 レベルを検出することができる。センスアンプ 6 はエンコーダを含んでおり、検出レベルを n ピッ トデータとして出力する。

比較回路10はセンスアンプ6の出力とデータラッチ回路4からのデータとを比較する回路であり、両方のデータが一致するまではその出力レベルがハイレベルであり、一致すればローレベルに変わる信号を出力する。

各ブロックの比較回路10の出力はNAND回路42に入力され、全てのブロックでの書込みが終了して各比較回路10の出力が全てローレベルになると、NAND回路42の出力であるEND信号がハイレベルとなって書込みが終了する。

プログラム制御信号がローレベルとなることにより、プログラムパルス発生回路 3 8 からプログラムパルスのPBmが出力される。 A N D 回路 4 0 からはプログラムパルスのPBmにともなってプログラムパルスのPが出力され、 V cc / V pp 切替え回路 2 0 からはプログラムパルスのPのレベルに従ってプログラム電源電圧 V P P と読出し電源電圧 V c c とが交互に出力される。

プログラムパルス中pのハイレベル期間がプログラム状態であり、ローレベル期間が説出し→比較の状態となる。プログラムパルス中pがハイレベルなとなる。プログラムパルス中pがハインラム電源電圧Vppがから印がすえられ、外部から印がでは、外部がより、中pが印ができまた。サードライン16及びYゲート24に電圧Vppが印がされることになる。また、外部から印かされる入力データとになる。なる。ない、ハロの路37及びNAND回路36を経てインパータ30によりVppに近れされ、入力電位がビットライン22に供給され、入力

データが書き込まれる.

プログラムパルス Φ p がローレベルの期間はセンスアンプ 6 が活性化し、また N A N D 回路 3 4、インパータ 3 2 を経て M O S トランジスタ 2 8 がオフとなってメモリセル 1 4 の情報が読み出される。この読出し結果と入力データとが一致すれば比較回路 1 0 の出力がローレベルとなってがあれば、カールは比較回路 1 0 の出力がローレベルとなった。このサイクルは比較回路 1 0 の出力がローレベルとなるまで繰り返される。

全プロックの比較回路10の出力がローレベルになると、NAND回路42からのEND出力がハイレベルとなる。このEND信号は外部に出力され、プログラム完了信号として用いられる。

上記の例では比較回路10の出力信号がローレベルとなるまで審込み→読出し→比較のサイクルを繰り返すようにしているが、サイクル数に制限を設け、無駄なプログラム期間を費やさないよう

ンプということができる。

第6図のセンスアンプを4値読出しのセンスア ンプに拡張した例を第7図に示す。

記憶する4値を0,1,2,3とし、各々の状態でのメモリセル電流を0,1/3,2/3,1 (相対値)とする。この4値を検出するためには、第8図に示されるように、1/6 (= I ref1)、1/2 (= I ref2),5/6 (= I ref3) (相対値)の3つの基準電流があればよいことになる。ここで、

 $1/6 = (1/2) \times (1/3)$

 $1/2 = (1/2) \times 1$

 $5/6 = (1/2) \times (2/3+1)$

であるので、第6図のセンスアンプで I refを I cell/3とすれば I ref 1 との比較が行なわれ、 I refを I cellとすれば I ref 2 との比較が行なわれ、 I refを (2 I cell/3 + I cell) とすれば I ref 3 との比較が行なわれる。これらの I refを 実現するために、第7図にはそれぞれのダミーライン 5 0 - 1 ~ 5 0 - 3 に E P R O M にてなるダ

にすることもできる。

次に、センスアンプ 6 の例を第 6 図から第 1 2 図により説明する。

第6図は多値メモリのセンスアンプの説明に先 立って2値メモリのセンスアンプを表わしたもの である。頻線で囲まれた団路はそれぞれビットラ イン22又はダミーライン50を一定電圧に維持 する回路である。 I cellはメモリセルに流れるオ ン電流、Irefはダミーのセルに流れるオン電流 であるとする。MOSトランジスタTr1のドレ イン電圧VrefはTrlがIcellを供給できるよ うな電圧になっている。MOSトランジスタTr 2 とTr 3 が同じ特性をもつように設定しておけ ば、それぞれが電流Iref/2を供給することに なる。したがって、このセンスアンプでは I cell とIref/2とを比較し、Iref/2の方が大きけ れば出力SAが低電位になり、Iref/2の方が 小さければ出力SAが高電位になる。 つまり、第 6回のセンスアンプは I cellと I ref/2とを比 較し、電圧として出力する2値読出しのセンスア

ミーメモリセル回路REF1~REF3が接続されている。

第7回でREF1~REF3を実現するために、 EPROMを配列する代わりに、例えばMOSト ランジスタのゲート幅もしくはゲート長、又はゲ ート幅とゲート長の両方を適当に設定することに より基準電流 I ref1~ I ref3を設定することも できる。

第7回では各基準電流 I ref 1 ~ I ref 3 との比較により得られる 3 個の出力信号 S A 1 , S A 2 , S A 3 を 2 ピットのデジタル信号 D B O , D B 1 とするためにエンコーダ 5 2 が設けられている。

エンコーダ52の一例を第9回に示す。3個の 出力SA1~SA3か62ビットのデータDB1, DB0が次の表のように得られる。

	S A 1	S A 2	S A 3	DB1	DB0
0	0	٥	0	0	0
1	1	0	0	0	1
2	1	1	0	1	0
3	1	1	1	1	1

第7図においてREF1~REF3をEEPROMに適用した例を第10図に示す。(A)はメモリセル、(B)~(D)はそれぞれREF1~REF3に対応している。第10図は1メモリセルが選択トランジスタTr11を有する2トランジスタ型の例を示したものであり、(A)のメモリセルを直列に配置して構成されている。

第10図(A)のメモリセルのセル電流 I cell は主にメモリトランジスタTR12で律されるので、例えば第10図(B)を第11図のように変形することもできる。これは、メモリトランジスタを3個直列配置したものである。

第7図は4値ROMの例を示しているが、この

2の出力を入力し、OR回路64の出力をEND信号としている。

(発明の効果)

本発明ではメモリセルの3値以上の記憶状態を 読み出すセンスアを設け、メモリセルヘプロ グラムを行なった後にそのメモリセルを読み出すと比較し、そのメモリセルを で入力データと比較し、そのよでプログラムみ 状態が入力データに一致するまでプログラムが作 を統行させるようにしたので、電気制御を正確 ム可能なROMできるようになり、多値メモリを実 現することができる。

また、特定のデータ入力値のとき、つまりプログラムを行なう必要のないデータのときにはプログラム動作を禁止する機能を付加すれば、無駄なプログラム時間を省くことができる。

4. 図面の簡単な説明

第1図は本発明を示すブロック図、第2図は一 実施例を示す回路図、第3図は同実施例における インバータ回路の一例を示す回路図、第4図は同 考え方は容易に拡張することができるものであり、 一般的にN値と表現すると、そのセンスアンプは 第12図に示されるようになる。各基準電流は

 $Irefi=((i-1)/(N-1)+i/(N-1)) \times Irell$ となる。 N 値のセンスアンプは (N-1) 本のセンス出力を有するので、これをlog,N ビットのデータに変換するエンコーダ 6 c が必要になる。

第13図は第2図の実施例に、入力データが全て"1"の場合(プログラムする必要がない)にプログラムパルス中pgmの発生を止めてプログラム時間を短縮する機能を付加した実施例を表わしている。


第13回では、第2回の実施例に、さらに入力データを全て入力とするAND回路60を設け、そのAND回路60の出力をプログラム制御信号とともにOR回路62に入力し、OR回路62の出力でプログラムパルス発生回路38を動作させるようにしている。AND回路60を設け、OR回路64の入力にAND回路60の出力とNAND回路4


実施例における比較回路の一例を示すがり回路のの一例を示すがり回路のです。第6 図は世ンプの説明のための2値センプの説明のための2値センスの説明のための例におけるという。第7回路ののは4位センスののはないであるのではないではないである。第第5年ではないではないである。第112回回をのスクのはないである。第112回回をのスクののはないである。第112回回をのスクののスクをできません。第110回にの表のである。第110回にののである。第110回にののである。第110回にののである。第110回にののである。第110回にののである。第110回には、第110

2 ……セルアレイ、4 ……データラッチ回路、6 ……センスアンプ、8 ……プログラム回路、1 0 ……比較回路、1 2 ……プログラム制御回路、1 4 ……メモリセル。


特許出願人 株式会社リコー 代理人 弁理士 野口繁雄


第 3 図







第4 図







第5网









第 12 図

